

Cognome e Nome	
Matricola	
Data	14 Giugno 2016

Circuiti e Sistemi II modulo


14 Giugno 2016

Sia $V_{DD}=1.0V$ e si assumano i seguenti parametri tecnologici per i MOSFET:


Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.35 [V]	-0.35 [V]
β'	120 [$\mu A/V^2$]	60 [$\mu A/V^2$]
C_{ox}	12 [fF/ μm^2]	12 [fF/ μm^2]
C_{GS0}	0.85 [fF/ μm]	0.85 [fF/ μm]
C_{j0}	5 [fF/ μm^2]	5 [fF/ μm^2]
L_{MIN}	0.13 [μm]	0.13 [μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$ ed $L_{SD}=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un circuito di campionamento del segnale di ingresso D governato dal segnale di clock ϕ . I tre rami del circuito $R1$, $R2$ ed $I1$ devono avere tempi di salita e discesa simmetrici. I dimensionamenti di $R1$ sono noti ed indicati in figura.



- 1) (6 Punti). Si indichi se il circuito è statico o dinamico e se lavora a livello (*latch*) oppure a fronte (*registro*). Si tracci la forma d'onda qualitativa dell'uscita q nel grafico sottostante.



2) (10 Punti). Si calcoli il *logical effort* g_R dei rami $R1$ ed $R2$ ed il ritardo caratteristico t_{p0} della tecnologia.

3) (12 Punti). Nota inoltre $C_W=3.5fF$ si trovi il dimensionamento del ramo $R2$ e dell'invertitore $I1$ che minimizzano il ritardo fra D e q ed il valore numerico di tale ritardo.

Per semplificare l'analisi è possibile trascurare il *parasitic effort*, ovvero l'effetto delle capacità parassite C_{GS0} e C_{j0} .